seveibar/am3352-ram-dogbone-and-single-layer-route-test

design/am3352-ballmap.json

{
  "A18": "VSS",
  "B18": "EXTINTn",
  "C18": "ECAP0_IN_PWM0_OUT",
  "D18": "UART1_CTSn",
  "E18": "UART0_CTSn",
  "F18": "MMC0_DAT2",
  "A17": "SPI0_SCLK",
  "B17": "SPI0_D0",
  "C17": "I2C0_SDA",
  "D17": "UART1_RTSn",
  "E17": "UART0_RTSn",
  "F17": "MMC0_DAT3",
  "A16": "SPI0_CS0",
  "B16": "SPI0_D1",
  "C16": "I2C0_SCL",
  "D16": "UART1_RXD",
  "E16": "UART0_TXD",
  "F16": "USB0_DRVVBUS",
  "A15": "XDMA_EVENT_INTR0",
  "B15": "PWRONRSTn",
  "C15": "SPI0_CS1",
  "D15": "UART1_TXD",
  "E15": "UART0_RXD",
  "F15": "USB1_DRVVBUS",
  "A14": "MCASP0_AHCLKX",
  "B14": "EMU1",
  "C14": "EMU0",
  "D14": "XDMA_EVENT_INTR1",
  "E14": "VDDS",
  "F14": "VDDSHV6",
  "A13": "MCASP0_ACLKX",
  "B13": "MCASP0_FSX",
  "C13": "MCASP0_FSR",
  "D13": "MCASP0_AXR1",
  "E13": "VDDSHV6",
  "F13": "VDD_MPU",
  "A12": "TCK",
  "B12": "MCASP0_ACLKR",
  "C12": "MCASP0_AHCLKR",
  "D12": "MCASP0_AXR0",
  "E12": "VDDSHV6",
  "F12": "VDD_MPU",
  "A11": "TDO",
  "B11": "TDI",
  "C11": "TMS",
  "D11": "CAP_VDD_SRAM_MPU",
  "E11": "VDDSHV6",
  "F11": "VDD_MPU",
  "A10": "WARMRSTn",
  "B10": "TRSTn",
  "C10": "CAP_VBB_MPU",
  "D10": "VDDS_SRAM_MPU_BB",
  "E10": "VDDSHV6",
  "F10": "VDD_MPU",
  "A9": "VREFN",
  "B9": "VREFP",
  "C9": "AIN7",
  "D9": "CAP_VDD_SRAM_CORE",
  "E9": "VDDS_SRAM_CORE_BG",
  "F9": "VDDS",
  "A8": "AIN6",
  "B8": "AIN5",
  "C8": "AIN4",
  "D8": "VDDA_ADC",
  "E8": "VSSA_ADC",
  "F8": "VSS",
  "A7": "AIN3",
  "B7": "AIN2",
  "C7": "AIN1",
  "D7": "VDDS_RTC",
  "E7": "VDDS_PLL_DDR",
  "F7": "VDD_CORE",
  "A6": "RTC_XTALIN",
  "B6": "AIN0",
  "C6": "PMIC_POWER_EN",
  "D6": "CAP_VDD_RTC",
  "E6": "VDDS",
  "F6": "VDD_CORE",
  "A5": "VSS_RTC",
  "B5": "RTC_PWRONRSTn",
  "C5": "EXT_WAKEUP",
  "D5": "DDR_A6",
  "E5": "VDDS_DDR",
  "F5": "VDDS_DDR",
  "A4": "RTC_XTALOUT",
  "B4": "RTC_KALDO_ENn",
  "C4": "DDR_BA0",
  "D4": "DDR_A8",
  "E4": "DDR_A2",
  "F4": "DDR_A10",
  "A3": "RESERVED",
  "B3": "DDR_BA2",
  "C3": "DDR_A3",
  "D3": "DDR_A15",
  "E3": "DDR_A12",
  "F3": "DDR_A0",
  "A2": "VDD_MPU_MON",
  "B2": "DDR_WEn",
  "C2": "DDR_A4",
  "D2": "DDR_CK",
  "E2": "DDR_A7",
  "F2": "DDR_A11",
  "A1": "VSS",
  "B1": "DDR_A5",
  "C1": "DDR_A9",
  "D1": "DDR_CKn",
  "E1": "DDR_BA1",
  "F1": "DDR_CASn",
  "G18": "MMC0_CMD",
  "H18": "RMII1_REF_CLK",
  "J18": "MII1_TXD3",
  "K18": "MII1_TX_CLK",
  "L18": "MII1_RX_CLK",
  "M18": "MDC",
  "G17": "MMC0_CLK",
  "H17": "MII1_CRS",
  "J17": "MII1_RX_DV",
  "K17": "MII1_TXD0",
  "L17": "MII1_RXD3",
  "M17": "MDIO",
  "G16": "MMC0_DAT0",
  "H16": "MII1_COL",
  "J16": "MII1_TX_EN",
  "K16": "MII1_TXD1",
  "L16": "MII1_RXD2",
  "M16": "MII1_RXD0",
  "G15": "MMC0_DAT1",
  "H15": "VDDS_PLL_MPU",
  "J15": "MII1_RX_ER",
  "K15": "MII1_TXD2",
  "L15": "MII1_RXD1",
  "M15": "USB0_CE",
  "G14": "VDDSHV6",
  "H14": "VDDSHV4",
  "J14": "VDDSHV4",
  "K14": "VDDSHV5",
  "L14": "VDDSHV5",
  "M14": "VSSA_USB",
  "G13": "VDD_MPU",
  "H13": "VDD_MPU",
  "J13": "VDD_MPU",
  "K13": "VDDS",
  "L13": "VSS",
  "M13": "VDD_CORE",
  "G12": "VSS",
  "H12": "VSS",
  "J12": "VDD_CORE",
  "K12": "VDD_CORE",
  "L12": "VSS",
  "M12": "VSS",
  "G11": "VSS",
  "H11": "VDD_CORE",
  "J11": "VSS",
  "K11": "VSS",
  "L11": "VSS",
  "M11": "VDD_CORE",
  "G10": "VDD_CORE",
  "H10": "VSS",
  "J10": "VSS",
  "K10": "VSS",
  "L10": "VSS",
  "M10": "VSS",
  "G9": "VSS",
  "H9": "VSS",
  "J9": "VSS",
  "K9": "VSS",
  "L9": "VDD_CORE",
  "M9": "VSS",
  "G8": "VSS",
  "H8": "VSS",
  "J8": "VSS",
  "K8": "VDD_CORE",
  "L8": "VDD_CORE",
  "M8": "VSS",
  "G7": "VDD_CORE",
  "H7": "VSS",
  "J7": "VSS",
  "K7": "VSS",
  "L7": "VDD_CORE",
  "M7": "VSS",
  "G6": "VDD_CORE",
  "H6": "VSS",
  "J6": "VSS",
  "K6": "VDD_CORE",
  "L6": "VDD_CORE",
  "M6": "VSS",
  "G5": "VDDS_DDR",
  "H5": "VDDS_DDR",
  "J5": "VDDS_DDR",
  "K5": "VDDS_DDR",
  "L5": "VDDS_DDR",
  "M5": "VPP",
  "G4": "DDR_RASn",
  "H4": "DDR_A14",
  "J4": "DDR_VREF",
  "K4": "DDR_D12",
  "L4": "DDR_D14",
  "M4": "DDR_D1",
  "G3": "DDR_CKE",
  "H3": "DDR_A13",
  "J3": "DDR_VTP",
  "K3": "DDR_D11",
  "L3": "DDR_D13",
  "M3": "DDR_D0",
  "G2": "DDR_RESETn",
  "H2": "DDR_CSn0",
  "J2": "DDR_DQM1",
  "K2": "DDR_D10",
  "L2": "DDR_DQSn1",
  "M2": "DDR_DQM0",
  "G1": "DDR_ODT",
  "H1": "DDR_A1",
  "J1": "DDR_D8",
  "K1": "DDR_D9",
  "L1": "DDR_DQS1",
  "M1": "DDR_D15",
  "N18": "USB0_DM",
  "P18": "USB1_CE",
  "R18": "USB1_DM",
  "T18": "USB1_VBUS",
  "U18": "GPMC_BEn1",
  "V18": "VSS",
  "N17": "USB0_DP",
  "P17": "USB1_ID",
  "R17": "USB1_DP",
  "T17": "GPMC_WAIT0",
  "U17": "GPMC_WPn",
  "V17": "GPMC_A11",
  "N16": "VDDA1P8V_USB0",
  "P16": "USB0_ID",
  "R16": "VDDA1P8V_USB1",
  "T16": "GPMC_A10",
  "U16": "GPMC_A9",
  "V16": "GPMC_A8",
  "N15": "VDDA3P3V_USB0",
  "P15": "USB0_VBUS",
  "R15": "VDDA3P3V_USB1",
  "T15": "GPMC_A7",
  "U15": "GPMC_A6",
  "V15": "GPMC_A5",
  "N14": "VSSA_USB",
  "P14": "VDDS",
  "R14": "GPMC_A4",
  "T14": "GPMC_A3",
  "U14": "GPMC_A2",
  "V14": "GPMC_A1",
  "N13": "VDD_CORE",
  "P13": "VDDSHV3",
  "R13": "GPMC_A0",
  "T13": "GPMC_CSn3",
  "U13": "GPMC_AD15",
  "V13": "GPMC_AD14",
  "N12": "VDD_CORE",
  "P12": "VDDSHV3",
  "R12": "GPMC_AD13",
  "T12": "GPMC_AD12",
  "U12": "GPMC_AD11",
  "V12": "GPMC_CLK",
  "N11": "VSS",
  "P11": "VDDSHV2",
  "R11": "VDDS_OSC",
  "T11": "GPMC_AD10",
  "U11": "XTALOUT",
  "V11": "VSS_OSC",
  "N10": "VSS",
  "P10": "VDDSHV2",
  "R10": "VDDS_PLL_CORE_LCD",
  "T10": "GPMC_AD9",
  "U10": "GPMC_AD8",
  "V10": "XTALIN",
  "N9": "VDD_CORE",
  "P9": "VDDS",
  "R9": "GPMC_AD6",
  "T9": "GPMC_AD7",
  "U9": "GPMC_CSn1",
  "V9": "GPMC_CSn2",
  "N8": "VDD_CORE",
  "P8": "VDDSHV1",
  "R8": "GPMC_AD2",
  "T8": "GPMC_AD3",
  "U8": "GPMC_AD4",
  "V8": "GPMC_AD5",
  "N7": "VSS",
  "P7": "VDDSHV1",
  "R7": "GPMC_ADVn_ALE",
  "T7": "GPMC_OEn_REn",
  "U7": "GPMC_AD0",
  "V7": "GPMC_AD1",
  "N6": "VDDS",
  "P6": "VDDSHV6",
  "R6": "LCD_AC_BIAS_EN",
  "T6": "GPMC_BEn0_CLE",
  "U6": "GPMC_WEn",
  "V6": "GPMC_CSn0",
  "N5": "VDDSHV6",
  "P5": "VDDSHV6",
  "R5": "LCD_HSYNC",
  "T5": "LCD_DATA15",
  "U5": "LCD_VSYNC",
  "V5": "LCD_PCLK",
  "N4": "DDR_D5",
  "P4": "DDR_D7",
  "R4": "LCD_DATA3",
  "T4": "LCD_DATA7",
  "U4": "LCD_DATA11",
  "V4": "LCD_DATA14",
  "N3": "DDR_D4",
  "P3": "DDR_D6",
  "R3": "LCD_DATA2",
  "T3": "LCD_DATA6",
  "U3": "LCD_DATA10",
  "V3": "LCD_DATA13",
  "N2": "DDR_D3",
  "P2": "DDR_DQSn0",
  "R2": "LCD_DATA1",
  "T2": "LCD_DATA5",
  "U2": "LCD_DATA9",
  "V2": "LCD_DATA12",
  "N1": "DDR_D2",
  "P1": "DDR_DQS0",
  "R1": "LCD_DATA0",
  "T1": "LCD_DATA4",
  "U1": "LCD_DATA8",
  "V1": "VSS"
}